

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-055151

(43)Date of publication of application : 24.02.1998

(51)Int.Cl.

G09G 3/20  
G09G 3/28  
G09G 5/00  
H04N 5/66

(21)Application number : 09-107487

(71)Applicant : HITACHI LTD

(22)Date of filing : 24.04.1997

(72)Inventor : OTAKA HIROSHI

KIMURA YUICHIRO

NOGUCHI TAIJI

KUMAKURA TAKESHI

ISHIGAKI MASAHIRO

(30)Priority


Priority number : 08117691 Priority date : 13.05.1996 Priority country : JP

## (54) DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To perform a display with a sufficient luminance and gradation in the case of displaying a natural picture on a high resolution display.

SOLUTION: In a display type display making pixels multiply arranged in the horizontal direction and vertical direction selectively emit lights by impressing voltages on plural electrodes arranged in a matrix shape, a time division driving method in which one field period is divided into plural subfields weighted by a light emitting time is used. In this case, an effective display area is divided into plural areas and a scanning is not performed as to a non-display area and the number of the subfields is increased as an area where a multi-level display in the display area is required and the number of the subfields is made to be the absolute minimum number of the subfields as to other areas where the multi-level display is not required.



(19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-55151

(43)公開日 平成10年(1998)2月24日

(51) Int.Cl. <sup>6</sup>	識別記号	序内整理番号	F I	技術表示箇所
G 0 9 G	3/20	4237-5H	G 0 9 G	3/20
	3/28	4237-5H		Z
	5/00	5 2 0		5 2 0 A
H 0 4 N	5/66	1 0 1	H 0 4 N	5/66
				1 0 1 B

審査請求 未請求 請求項の数13 O.L (全 16 頁)

(21)出願番号	特願平9-107487	(71)出願人	000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
(22)出願日	平成9年(1997)4月24日	(72)発明者	大高 広 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所家電・情報メディア事業部内
(31)優先権主張番号	特願平8-117691	(72)発明者	木村 雄一郎 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所家電・情報メディア事業部内
(32)優先日	平8(1996)5月13日	(74)代理人	弁理士 武 顯次郎
(33)優先権主張国	日本 (JP)		


最終頁に続く

## (54)【発明の名称】 ディスプレイ装置

## (57)【要約】

【課題】 高解像度ディスプレイ上に自然画を表示する場合に、十分な輝度、階調で表示を行うこと。

【解決手段】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、1フィールド期間を発光時間により重み付けされた複数のサブフィールドに分割する時分割駆動法を用いる電極駆動であって、有効表示領域を複数の領域に分割し、非表示領域については発光画素を選択するための走査を行なわず、表示領域内の多階調表示の求められる領域については前記サブフィールド数を多くし、多階調表示の求められない他の領域については必要最低限のサブフィールド数とするディスプレイ装置。



## 【特許請求の範囲】

【請求項1】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

ディスプレイの有効表示走査線数よりも入力信号の走査線数が少ない場合、入力信号に応じた走査線数のみ画素を選択発光させるための走査を行うことを特徴とするディスプレイ装置。

【請求項2】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

ディスプレイの有効表示走査線数よりも小さい領域で表示を行う場合、表示領域についてのみ画素を選択発光させるための走査を行うことを特徴とするディスプレイ装置。

【請求項3】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

ディスプレイの有効表示走査線数よりも小さい領域で表示を行う場合、画面全体を表示する場合と比較して表示階調数を多くすることを特徴とするディスプレイ装置。

【請求項4】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

ディスプレイの有効表示走査線数よりも小さい領域で表示を行う場合、画面全体を表示する場合と比較して表示輝度を高くすることを特徴とするディスプレイ装置。

【請求項5】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

有効表示領域を複数の領域に分割して表示を行う場合、複数の領域に対して表示可能な階調数及び輝度を個別に設定できることを特徴とするディスプレイ装置。

【請求項6】 請求項1ないし5のいずれか1つの請求項において、

1フィールドまたは1フレームの期間が、発光時間によって重みづけされた複数のサブフィールドまたはサブフレームに分割され、任意のサブフィールドまたはサブフレームを選択することによって中間調表示を可能とする時分割駆動法を適用することを特徴とするディスプレイ装置。

【請求項7】 マトリクス状に配置された複数の電極に電圧を印加することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

1フィールドまたは1フレーム期間を発光時間により重み付けされた複数のサブフィールドまたはサブフレームに分割する時分割駆動法を用いる電極駆動であって、有効表示領域を複数の領域に分割し、非表示領域については発光画素を選択するための走査を行なわず、表示領域内のある領域については前記サブフィールドまたはサブフレーム数を多くし、他のある領域については必要最低限のサブフィールドまたはサブフレーム数とすることを特徴とするディスプレイ装置。

10 【請求項8】 請求項1ないし7のいずれか1つの請求項において、

ディスプレイ部分が、一定の間隔で配置された前面板及び背面板と、前記前面板と背面板との間に封じられたガスと、マトリクス状に配置された複数の電極とを有し、マトリクス状に配置された電極に画像信号に応じた電圧を印加することで、任意の位置でガス放電を発生させ、画像表示を行うガス放電表示装置であることを特徴とするディスプレイ装置。

20 【請求項9】 マトリクス状に配置された複数の電極を駆動することによって、水平方向と垂直方向に多数配列された画素を選択発光させるマトリクス表示型のディスプレイにおいて、

入力信号の走査線数がディスプレイの有効表示走査線数よりも少ない場合には入力信号に応じて走査電極を駆動するステップと、

入力信号に対応する画素を発光させるステップとを備えたことを特徴とする表示方法。

20 【請求項10】 マトリクス状に配置された画素に対応した電極を駆動して、この画素を選択発光させるマトリクス型のディスプレイにおいて、

ディスプレイの有効表示領域よりも小さい領域の走査電極を駆動するステップと、

走査電極を駆動することによって放電が生じた画素を発光させるステップとを備えたことを特徴とする表示方法。

30 【請求項11】 マトリクス状に配置された画素に対応した電極を駆動して、この画素を選択発光させるマトリクス型のディスプレイにおいて、

ディスプレイの有効表示領域より小さい領域を走査して走査期間を短縮し、この短縮された時間に対応してサブフィールドの数を増やすことを特徴とする表示方法。

40 【請求項12】 マトリクス状に配置された画素に対応した電極を駆動して、この画素を選択発光させるマトリクス型のディスプレイにおいて、

ディスプレイの有効表示領域より小さい領域を走査して走査期間を短縮し、この短縮された時間に対応して1フィールド当たりの維持時間を増やすことを特徴とする表示方法。

50 【請求項13】 マトリクス状に配置された画素に対応した電極を駆動して、この画素を選択発光させるマトリ

クス型のディスプレイにおいて、

ディスプレイの有効表示領域を少なくとも2つの領域に分割し、第1の領域の走査回数を第2の領域の走査回数に比べて少なくし、

第1の領域に比べて第2の領域の階調数を多くすることを特徴とする表示方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、マトリクス状に配置された画素を選択発光させることによって画像表示を行うディスプレイ装置である、液晶ディスプレイ(LCD)、プラズマディスプレイ(PDP)、デジタルマイクロミラーディスプレイ(DMD)等、時分割駆動法により中間調表示を行うディスプレイに関するものである。

【0002】

【従来の技術】マトリクス型のディスプレイ装置としてプラズマディスプレイ装置を例にとり、以下従来の技術について説明する。

【0003】プラズマディスプレイ装置には大別してAC型とDC型に分類される。

【0004】図11はDC型のプラズマディスプレイ装置10の概略を示すブロック図である。プラズマディスプレイ装置10は、表示パネル11、表示パネル11が有するアドレス電極15、走査電極16を駆動するためのアドレスパルス発生回路12、走査パルス及び維持パルス発生回路13、前記各パルス発生回路を制御する信号処理回路14によって構成される。

【0005】表示パネル11は、2枚のガラス板とアドレス電極15、走査電極16、前記ガラス板に挟まれた空間を仕切る隔壁等を有する。画素は2枚のガラス板に挟まれ、かつ隔壁で仕切られた空間である放電セルによって構成される。放電セルには、例えばHe-Xe、Ne-Xeのような希ガスが封入されており、アドレス電極15、走査電極16に電圧を加えると、放電が起り紫外線が発生される。隔壁には蛍光体が塗布されており、紫外線によって励起され発光する。蛍光体の発光色を放電セル毎に赤、緑、青に塗り分け、画像信号に応じて選択することでカラー表示を行うことができる。

【0006】図7にDC型プラズマディスプレイ駆動波形30を示す。電極の駆動は線順次で行われ、n列の放電セルに対応するアドレス電極には、画像信号に応じて電圧VAのアドレスパルス31が順に送られる。一方、走査電極には1行目から順に電圧VSの走査パルス32が与えられる。アドレス電圧VAと走査電圧VSが同時に与えられたセルでは、電極間電圧が放電開始電圧を越えて放電する。この放電をアドレス放電とする。放電したセル内には荷電粒子が残留しているため、放電後の一定期間内であれば、放電開始電圧より低い電圧で、再び放電が発生する。従って、アドレス放電が発生したセル

では走査パルス32に続いて与えられる電圧VS2の維持パルス33によって放電が継続される。この様な駆動方法をメモリー駆動法と言う。

【0007】次に前記のメモリー駆動法を利用した時分割駆動法(以下、サブフィールド法)による中間調表示方法について説明する。サブフィールド法とは、1フィールドを発光輝度の違いによって重み付けされた複数のサブフィールドに分割し、信号の振幅に応じて各画素毎に任意のサブフィールドを選択することで、中間調表示を実現する方法である。なお、ここでいうフィールドとは垂直走査期間のことを指しており、フレームまたはサブフレームと読み換えて差し支えない。

【0008】図8の時分割駆動法による駆動シーケンス40は、4つのサブフィールドSF1～SF4により16階調を表示する場合の例である。走査期間41は第1サブフィールドの発光セルを選択するための期間、維持期間42は選択されたセルが発光している期間を表す。サブフィールドSF1～SF4の維持期間は、8：4：2：1の輝度比に重みづけされており、映像信号のレベルに応じてこれらのサブフィールドを任意に選択すれば、2の4乗=16階調の表示が可能となる。

【0009】階調数を増やしたい場合はサブフィールドの数を増やすべしよく、例えばサブフィールド数を8とし、その維持期間の輝度比を128：64：32：16：8：4：2：1とすれば256階調の表示が可能となる。各サブフィールドの輝度レベルは維持期間に加えられる維持パルスの数によって制御する。この種の装置及び駆動方法に関しては、例えば、Society for Information Display(SI D) 94 DIGEST(pp. 723-726)等に記載されている。

【0010】図12はAC型のプラズマディスプレイ装置20の概略を示すブロック図である。プラズマディスプレイ装置20は、表示パネル21、表示パネル21が有するアドレス電極26、走査電極27、維持電極28を駆動するためのアドレスパルス発生回路22、走査及び維持パルス発生回路23、維持パルス発生回路25、前記各パルス発生回路を制御する信号処理回路24によって構成される。

【0011】表示パネル21は、2枚のガラス板とアドレス電極26、走査電極27、維持電極28、前記ガラス板に挟まれた空間を仕切る隔壁等を有する。画素は2枚のガラス板に挟まれ、かつ隔壁で仕切られた空間である放電セルによって構成される。

【0012】AC型では、電極が誘電体に覆われている点がDC型には無い特徴である。放電セルには、例えばHe-Xe、Ne-Xeのような希ガスが封入されており、アドレス電極26、走査電極27間に電圧を加えると、放電が起り、紫外線が発生される。隔壁には蛍光体が塗布されており、紫外線によって励起され発光す

る。蛍光体の発光色を放電セル毎に赤、緑、青に塗り分け、画像信号に応じて選択することでカラー表示を行うことができる。

【0013】図9にAC型プラズマディスプレイ駆動波形50を示す。電極の駆動は線順次で行われ、n列の放電セルに対応するアドレス電極には、画像信号に応じて電圧VAのアドレスパルス51が順に送られる。一方、走査電極には1行目から順に電圧VSの走査パルス52が与えられる。アドレス電圧VAと走査電圧VSが同時に与えられたセルでは、電極間電圧が放電開始電圧を越えて放電する。この放電をアドレス放電とする。放電が発生したセルでは、電極を覆う誘電体上に電荷が蓄積

(以下、壁電荷) しており、その後の一定の期間内であれば、放電開始電圧より低い電圧で、再び放電を発生することができる。

【0014】図12の例では、走査電極27が維持電極を兼ねており、走査電極27と維持電極28に交互に維持パルスを与えることで維持放電を発生させる。この時、走査電極27と維持電極28との間での放電の向きが交互に変化する。そのため、AC型と呼ばれる。

【0015】DC型同様この様な駆動方法をメモリー駆動法といい、DC型の場合と同じ様に図8の駆動シーケンス40で駆動することが可能である。ただし、壁電荷によるメモリー効果は、DC型の荷電粒子によるメモリー効果と比較して、メモリー効果の持続時間が長いため、以下に説明するような他の駆動シーケンスも提案されている。

【0016】図10の駆動シーケンス60は、4つのサブフィールドSF1～SF4により、16階調を表示する場合の例である。走査期間61は第1サブフィールドの発光セルを選択するための期間、維持期間62は選択されたセルが発光している期間を表わす。サブフィールドSF1～SF4の維持期間は、8：4：2：1の輝度比に重みづけされており、映像信号のレベルに応じてこれらのサブフィールドを任意に選択すれば、2の4乗＝16階調の表示が可能となる。

【0017】このように時分割駆動法による中間調表示の原理に関しては、図8の駆動シーケンス40の場合と同様である。最も大きな違いは、走査期間61と維持期間62が完全に分離されており、維持期間に関しては全画面共通の駆動パルスが与えられることである。壁電荷によるメモリー効果の持続時間が長く、走査から維持期間開始までの時間設定について自由度が大きいために実現可能な駆動シーケンスである。この種の装置については、例えば信学技報E ID92-86(1993-01, p. 7-11)等に記載されている。

【0018】また、上記時分割駆動法を使用して動画を表示した場合、駆動シーケンスに起因する輪郭ノイズの発生が報告されている。このノイズは、発光間隔が表示する階調によって変化すること、および動画に追従して

視線が移動することにより発生するもので、静止画については生じない。

【0019】この種の問題の解決法としては例えば、発光量の大きい上位ビットを分割して、時間的に分散して発光させる方法等が知られている。例えば8：4：2：1の輝度比に重みづけされたサブフィールドに、デジタル映像信号の上位4ビットが割り当てられているとする。この時、最上位ビットを2分割して、1フィールドあたりのサブフィールド数を4から5に増やす。サブフィールドの輝度比は4：4：2：1：4とし、最上位ビットに関しては、フィールドの最初と最後のサブフィールドで発光させる。この様な手法により上記のノイズを低減することができる。サブフィールド分割の方法や表示順についてはさまざまな提案がなされており、この種の方法については例えば、S I D 9 6 D I G E S T (p. 291-294) 等に記載されている。

【0020】

【発明が解決しようとする課題】ディスプレイ装置はあらゆるメディアに対応するため、高解像度化、多階調化がすすめられている。とくにフォトCD、M P E Gソフトの普及により、自然画表示に対する要求が高い。なかでも解像度の高いディスプレイの場合、画面上に複数のウインドウを開き、その1つに自然画を表示するといった使い方がなされることが多い。

【0021】また、テレビ受像機の分野においてはアスペクト比16：9のワイドテレビの市場が急速に拡大している。したがって、たとえばアスペクト比4：3のディスプレイにアスペクト比16：9の動画を表示するといったような使い方への対応も求められている。

【0022】上記従来技術におけるサブフィールド法は、表示走査線数が多くなるほど走査期間が長くなるため、サブフィールド数を増やすことが難しくなる。一方、表示階調数を増やす、あるいは上位ビットを分割表示し動画再生時のノイズを低減するといった場合、サブフィールド数を増やす必要がある。従って、解像度の向上と画質の向上は、両立が困難な課題となる。

【0023】例えば、XGA(1024×768ドット)のパネルにVGA(640×480ドット)相当のウインドウで自然画を表示する場合を考える。この場合、VGAの走査線数に対してXGAの走査線数は1.6倍であるから、1サブフィールドの走査に必要な時間も1.6倍になる。したがって、維持時間が短くなり充分な輝度が得られない、あるいはサブフィールド数が少なくなり充分な階調数を表現できない等、VGAのパネルを使用した場合と比較して不自然な映像となる可能性があった。本発明の目的はこの様な使用状況下で、自然で高画質な映像を実現することである。

【0024】

【課題を解決するための手段】上記課題を達成するためには本発明では、上記のような使用状況のもとでは、高い

輝度や階調数の多い表示を必要とするのは画面全体の一部分であることが多いことに着目した。すなわち、画面の情報の無い部分については非表示部分とし、表示画素を選択するための走査を行わないものとする。また多階調表示を行う必要があるウインドウ部分のみサブフィールド数を多くし、他の部分については必要最低限のサブフィールド数で表示をおこなうものとする。

## 【0025】

【発明の実施の形態】本発明のマトリクス型ディスプレイ装置の一例であるプラズマディスプレイ装置は、図11または図12に図示するように、表示パネル、アドレス電極、走査電極、アドレスパルス出力回路、走査パルス及び維持パルス出力回路、前記出力回路を制御する信号処理回路によって構成される。表示パネルは、2枚のガラス板とアドレス電極、走査電極、前記ガラス板に挟\*

$$T_{sus} = T_{scn} \times (L_1 + L_2 + \dots + L_i + \dots + L_m) \quad \text{式(1)}$$

$T_{sus}$  : 1フィールドあたりの維持期間の合計

$T_{scn}$  : 1ラインあたりの走査時間

$L_i$  : 第*i*サブフィールド数の走査ライン数

$m$  : 1フィールドあたりのサブフィールド数

$T_v$  : 1フィールドの時間

実際の駆動においては、放電を安定させるためのリセット期間、垂直プランギング期間等が必要となる場合があるが、本実施形態においては、1フィールドに占める割合が小さいものとして省略した。

【0029】以下、駆動シーケンス60と本発明による駆動シーケンスとが、同一のディスプレイに対して実施されているものとして比較する。

【0030】図1(a)はディスプレイの周囲または上下に非表示領域を設け、画面中央の表示領域のだけを走査した場合の駆動シーケンス110を示す。画面の状態は、図6(a)のディスプレイ610において表示領域611に画像を表示し、表示領域612を非表示領域とした場合、図6(b)のディスプレイ620において表示領域621に画像を表示し、表示領域622及び表示領域623を非表示領域とした場合等に相当する。

【0031】なお、表示領域611の左右に生じる表示領域612の一部については、走査のみを行い、画像データを書き込まない（黒の画像を書き込む）ことで表示領域612の他の部分と同様非表示とする。

【0032】駆動シーケンス110の走査期間111～116はいずれもj行～k行のみを走査しているため、駆動シーケンス60の走査期間61に比べ走査時間が短くなっている。これは1行～j行、k行～n行を非表示期間として対応する走査電極を走査しないためである。ここで、駆動シーケンス60と駆動シーケンス110の維持時間を1フィールドの25%、走査線数nをXGAの解像度に相当する756本、走査線数k-j間をVGAの解像度に相当する480本と仮定する。

【0033】この場合、式(1)によれば駆動シーケン

\*まれた空間を仕切る隔壁等を有する。画素は2枚のガラス板に挟まれ、かつ隔壁で仕切られた空間である放電セルによって構成される。

【0026】放電セルには例えばHe-Xe、Ne-Xeのような希ガスが封入されており、アドレス電極と走査電極に電圧を加えると放電セルでの放電で紫外線が発生し、隔壁の蛍光体が励起され発光する。蛍光体の発光色を放電セル毎に赤、緑、青に塗り分け、画像信号に応じて選択することでカラー表示を行うことができる。

10 【0027】図1は本発明を図10における駆動シーケンス60に適用した時の実施形態を示している。なお、本駆動方式の走査時間と維持期間の関係はおよそ次の式で表される。

## 【0028】

ス110のサブフィールド数が6のとき、駆動シーケンス60と1フィールドあたりの走査時間が最も近くなる。つまり、サブフィールド数を4から6に増やすこと

20 が可能となる。このとき第1サブフィールドから第6サブフィールドの輝度の重みづけを例えば32:16:8:4:2:1とし、それぞれにデジタル化された画像データを最上位ビット(bit7)から順に割り当てる、表示可能な階調数を従来の16から64に増やすことができる。

【0034】図3は本駆動シーケンスを実現するための信号処理回路の基本構成を表すブロック図であり、図11における信号処理回路14、図12における信号処理回路24に相当する。入力された映像信号はアナログ信号処理回路301、A/Dコンバータ302を通じてデジタルデータに変換されたのち、デジタル信号処理回路303を通じてフレームメモリー309に書き込まれる。

【0035】一方、制御パルス発生回路306では、サブフィールド毎に必要な各種の制御信号を発生する。これから制御信号をデジタル信号処理回路303に送ることによって、アドレスデータがフレームメモリーから読み出され、駆動シーケンスにしたがってアドレスパルス出力回路313に送られる。

40 【0036】システム制御部314には、入力信号判別手段304、駆動制御パラメータ選択手段305、パラメータ記憶装置308、ユーザーインターフェイス手段307、データ通信インターフェイス310等が備えられている。入力が同期信号である入力信号判別回路304では、例えば同期信号の周波数をカウントして信号フォーマットの判別を行い、パラメータ選択手段305にその情報を伝達する。

【0037】パラメータ選択手段305は前記の信号フォーマット情報を従いパラメータ記憶装置308から走査領域に関するパラメータを選択し、インターフェイス

手段310、データ通信バス311を介して制御パルス発生回路306に伝達する。制御パルス発生回路306はこのパラメータにしたがって走査パルス発生回路315、維持パルス発生回路316を制御する。

【0038】上記の説明においては、パラメータ記憶装置308から表示領域に関するパラメータを選択しているが、パラメータの選択方法は任意の方法をとればよい。例えばパラメータ選択手段がマイクロコンピュータで構成され、信号フォーマット情報から走査領域に関するパラメータを算出し、データ通信バス310を介して制御パルス発生回路306の制御パラメータを直接変更してもよい。

【0039】また、ユーザーインターフェイス307を介し、情報入力手段312により、走査領域に関するパラメータを設定してもよい。情報入力手段312としては、例えばリモコン、マウス、キーボード等の入力機器が考えられる。また、情報入力手段312にパソコンコンピュータ等をディスプレイに接続し、内部のグラフィックボードやソフトウェアで処理される画像情報を随時システム制御回路に送信することで走査領域に関わる設定を行ってもよい。

【0040】図4は走査パルス発生回路315を表すブロック図である。走査パルス発生回路は複数本の出力回路を集積した走査パルス発生用IC421を複数接続することで構成している。例えば、本図の様にIC1個あたりの出力チャンネル数を64とすれば、走査線数が768本あるXGA対応のディスプレイでは12個の走査パルス発生ICを使用することになる。走査パルス発生用IC421はシフトレジスタ回路421a、出力制御ロジック回路421b、出力回路421cから構成されている。

【0041】ここで、走査パルス発生用IC421の通常の動作を説明する。走査パルス発生用IC421のデータ入力端子405に入力されたデータパルスSIはシフトレジスタ回路421aにおいて、クロックCKの立ち上がりに同期してシリアル一パラレル変換される。

【0042】図4の例においてはラッチイネーブル453は常にハイレベルに固定されており、シフトレジスタでパラレル変換されたデータは、出力制御ロジック回路421bのイネーブル信号ENによって制御されて出力回路421cの出力端子OUT1、OUT2・・・に出力される。

【0043】図5は、上記の制御によって発生される走査パルスを表す図であり、1~768行目を走査する場合と、3行目から766行目を走査するときの例を示している。出力制御ロジック回路421bのイネーブル信号ENによって走査パルスの発生期間を制限している。本実施形態においては走査パルスを発生しない期間と走査パルスを発生する期間のクロック周期が等しくなっているが、非表示期間のクロック周期は任意の周期で

よい。また、この期間は維持期間等、走査パルス出力回路が休止している期間とオーバーラップしても差し支えない。なお、走査パルス発生回路の構成、制御方法等はあくまでも一つの例であり、最終的に走査領域を制限するように出力端子が制御されればよい。

【0044】以上のようにシステム制御部314のパラメータ選択手段305により選択された表示領域設定パラメータにより制御パルス発生回路306は、走査パルス制御信号を変更し、これにしたがって走査パルスの発生領域が制御される。本実施形態においてもっとも重要な点は、ディスプレイ装置が、走査領域を判別あるいは設定するための手段と、その設定を出力制御パルス発生回路に伝えて出力回路の走査領域を切り替える手段を有し、駆動シーケンス110の駆動方法でパネルを動作させることにある。画面の表示位置、表示走査線数については、入力信号、ユーザー設定に応じて任意に選択してよい。

【0045】次に上記の実施形態同様、走査期間の短縮を画質の向上にあてた他の実施形態について、以下に説明する。

【0046】図1(b)はディスプレイの上下に表示階調数の少ない表示領域を設け、画面中央に表示階調数の多い表示領域を設けた場合の駆動シーケンス120を示す。画面の状態は、図6(a)のディスプレイ610において表示領域611を表示階調数の多い領域に設定し、表示領域612を表示階調数の少ない表示領域に設定した場合、図6(b)のディスプレイ620において表示領域621を表示階調数の多い領域に設定し、表示領域622、表示領域623を表示階調数の少ない表示領域に設定した場合に相当する。

【0047】駆動シーケンス120の走査期間121、122は1~n行を走査、走査期間123~125はj~k行を走査している。これは第3サブフィールド以降は1行~j行、k行~n行を走査しないためである。ここで駆動シーケンス120の維持期間を1フィールドの25%、走査線数nをXGAの解像度に相当する756本、走査線数k-j間をVGAの解像度に相当する480本、階調数の少ない領域は2サブフィールド4階調の表示と仮定する。

【0048】本駆動方式の走査時間と維持期間の関係は図1(a)の場合と同様、およそ式(1)で表されるので、サブフィールド数5のとき駆動シーケンス60と駆動シーケンス120の1フィールドあたりの走査時間が最も近くなる。第1サブフィールドから第5サブフィールドの発光の重みづけを例えば16:8:4:2:1とし、それぞれにデジタル化された画像データを最上位ビット(bit7)から順に割り当てる、表示階調数が多い領域については表示可能な階調数を従来の16から32に増やすことができる。また、表示階調数が少ない領域には、たとえばディスプレイの操作メニュー、映画

ソフトの字幕情報等を表示することで有効に利用することができます。

【0049】図1(c)は走査期間の短縮によって空いた時間によって維持期間を増やし輝度の向上を図った場合の駆動シーケンス130を示す。画面の状態は、図6(a)のディスプレイ610において表示領域611に輝度の高い画像を表示し、表示領域612を非表示領域とした場合、図6(b)のディスプレイ620において表示領域621に輝度の高い画像を表示し、表示領域622、表示領域623を非表示領域とした場合に相当する。

【0050】ここで駆動シーケンス130のサブフィールド数を4、走査線数nをXGAの解像度に相当する756本、走査線数k-j間をVGAの解像度に相当する480本、と仮定する。この場合も上記の実施形態同様、走査期間と維持期間の関係は式(1)で表されるので、全ラインを走査したときの維持期間を1フィールドの25%とすると、走査時間の短縮分を含めて維持期間を1フィールドの53%に増やすことができる。したがって輝度をおよそ2倍化することができる。

【0051】図1(d)は図1(a)同様、走査期間の短縮による空いた時間によってサブフィールド数を増やした場合の実施形態であるが、増えた2つのサブフィールドのうち1つを表示階調数を増やすために、もう1つを動画表示時のノイズ低減に割り当てたものである。本実施形態では、もっとも輝度の重みづけの大きい最上位ビットを第1サブフィールドと第6サブフィールドに2分割して表示している。したがって、表示階調数の増加は1ビット分であるが、動画表示時のノイズを低減することができる。

【0052】以上、本発明における実施形態を図1(b)～(d)を用いて紹介したが、本実施形態を実現\*

$$T_{sus} = T_v - T_{scn} \times (L_1 + L_2 + \dots + L_i + \dots + L_m) \\ + (T_v/m) \times 2$$

$T_{sus}$  : 1フィールドあたりの維持期間の合計

$T_{scn}$  : 1ラインあたりの走査時間

$L_i$  : 第iサブフィールド数の走査ライン数

$m$  : 1フィールドあたりのサブフィールド数

$T_v$  : 1フィールドの時間

実際の駆動においては、放電を安定させるためのリセット期間、垂直ブランкиング期間等が必要となる場合があるが、本実施形態においては、1フィールドに占める割合が小さいものとして省略した。

【0057】図10の駆動方式において、走査期間と維持期間が完全に独立している必要があったのに対し、本駆動方式では走査期間と1つ前の維持期間は時間的に重なっても差し支えない。したがって、式(1)に対して式(2)では第3項が追加されている。すなわち  $T_v > T_{scn} \times (L_1 + L_2 + \dots + L_i + \dots + L_m)$  を満たせば最低限第3項に相当する維持期間は確保できること

\*するための回路、および制御方法については図1(a)の場合と同様であり、制御パルス発生回路306の走査領域設定に関するパラメータを変更することで対応できる。また、(a)～(d)の実施形態は、組み合わせて適用することも可能であり、ディスプレイの使用目的や信号によって使い分ければよい。

【0053】以上のような実施形態は、表示領域がさらに細分化された場合においても基本的に適用できる。他の表示例を図6(c)に示す。ディスプレイ630には表示領域631、表示領域632、表示領域633の3つの領域が設定されている。例えばここで表示領域633が階調数の少ない表示領域、表示領域631が階調数の多い表示領域、表示領域632が非表示領域とする。この場合、1～j行を走査しない領域、k～n行を走査回数の少ない領域、j～k行を走査回数の多い領域に設定すればよい。

【0054】ところで、走査パルスを印加しない領域では維持パルスによる放電は起こらない。したがって、非表示部分に該当する走査電極および維持電極に対しても維持電圧を印加しても本発明の本質には何ら影響はない。しかし、容量性負荷をパルス駆動するため、放電が生じない場合においても容量の充放電による電力損失が発生する。そこで、維持パルス発生回路を複数に分割し、非表示領域については維持パルスを停止してもよい。その結果、ディスプレイ装置の装置の消費電力を低減することができる。

【0055】図2は上記実施形態を図8における駆動シーケンス40に適用した場合の実施形態を示す。本駆動方式の走査期間と維持期間の関係は、およそ以下の式で表される。

### 【0056】

になる。式(2)における第3項は、各サブフィールドの輝度の重みづけが、1:2:4…の様に2のべき乗になっている場合の例であり、例えばサブフィールド数が8以下であれば25%の維持期間は必ず確保できる。

【0058】以下、駆動シーケンス60と本発明の実施形態とが、同一のディスプレイに対する駆動シーケンスを表しているものとして、説明をすすめる。

【0059】図2(a)はディスプレイの上下に非表示領域を設け、画面中央の表示領域のだけを走査した場合の駆動シーケンス111を示す。画面の状態は、図6(a)のディスプレイ610において表示領域611に画像を表示し、表示領域612を非表示領域とした場合、図6(b)のディスプレイ620において表示領域621に画像を表示し、表示領域622、表示領域623を非表示領域とした場合等に相当する。

【0060】なお、表示領域611の左右に生じる表示

領域612の一部については、走査のみを行い、画像データを書き込まない（黒の画像を書き込む）ことで表示領域612の他の部分と同様非表示とする。

【0061】駆動シーケンス210の走査期間211～216はいずれもj行～k行のみを走査しているため、駆動シーケンス40の走査期間41に比べ走査期間が短くなっている。これは1行～j行、k行～n行を非表示期間として対応する走査電極を走査しないためである。ここで、駆動シーケンス40と駆動シーケンス210の維持時間を1フィールドの25%、走査線数nをXGAの解像度に相当する756本、走査線数k～j間をVGAの解像度に相当する480本と仮定する。

【0062】式(2)によれば、駆動シーケンス210のサブフィールド数が6のとき、駆動シーケンス40と1フィールドあたりの走査時間が最も近くなる。つまり、サブフィールド数を4から6に増やすことが可能となる。このとき、第1サブフィールドから第6サブフィールドの発光の重みづけを例えば32：16：8：4：2：1とし、それぞれにデジタル化された画像データを最上位ビット(bit7)から順に割り当てる、表示可能な階調数を従来の16から64に増やすことができる。

【0063】図2(b)はディスプレイの上下に表示階調数の少ない表示領域を設け、画面中央に表示階調数の多い表示領域を設けた場合の駆動シーケンス220を示す。画面の状態は、図6(a)のディスプレイ610において表示領域611を表示階調数の多い領域に設定し、表示領域612を表示階調数の少ない表示領域に設定した場合、図6(b)のディスプレイ620において表示領域621を表示階調数の多い領域に設定し、表示領域622を表示領域623を表示階調数の少ない表示領域に設定した場合に相当する。

【0064】駆動シーケンス220の走査期間221、222は、1～n行を走査、走査期間223～225はj～k行を走査している。これは1行～j行、k行～n行を表示階調数の少ない領域として第3サブフィールド以降は走査しないためである。ここで、駆動シーケンス220の維持時間を1フィールドの25%、走査線数nをXGAの解像度に相当する756本、走査線数k～j間をVGAの解像度に相当する480本、階調数の少ない領域は2サブフィールド4階調の表示と仮定する。

【0065】本駆動方式の走査時間と維持期間の関係は式(2)で表されるため、サブフィールド数5のとき駆動シーケンス40と駆動シーケンス220の1フィールドあたりの走査時間が最も近くなる。このとき第1サブフィールドから第5サブフィールドの発光の重みづけを例えば16：8：4：2：1とし、それぞれにデジタル化された画像データを最上位ビット(bit7)から順に割り当てる、表示階調数が多い領域については表示可能な階調数を従来の16から32に増やすことができ

る。また、表示階調数が少ない領域には、たとえばディスプレイの操作メニュー、映画ソフトの字幕情報等を表示することで有効に利用することができる。

【0066】図2(c)は走査期間の短縮による空いた時間によって維持期間を増やし輝度の向上を図った場合の駆動シーケンス230を示す。画面の状態は、図6(a)のディスプレイ610において表示領域611に輝度の高い画像を表示し、表示領域612を非表示領域とした場合、図6(b)のディスプレイ620において表示領域621に輝度の高い画像を表示し、表示領域622を非表示領域とした場合に相当する。ここで駆動シーケンス230のサブフィールド数を4、走査線数nをXGAの解像度に相当する756本、走査線数k～j間をVGAの解像度に相当する480本、と仮定する。

【0067】この場合も走査期間と維持期間の間では式(2)で表される。4サブフィールドのとき1フィールドあたりの最大維持期間はおよそ50%である。従って走査時間の短縮分をすべて維持期間にあてれば1フィールドのおよそ88%を維持期間とすることができます、大幅な輝度向上が図れる。

【0068】図1(d)は図1(a)同様、走査期間の短縮による空いた時間によってサブフィールド数を増やした場合の実施形態であるが、サブフィールドの増加分を階調数の増加と動画表示時のノイズ低減とに割り当てた場合の例である。本実施形態では、もっとも輝度の重みづけの大きい最上位ビットを第1サブフィールドと第6サブフィールドに2分割して表示している。したがって、表示階調数の増加は1ビット分であるが、動画表示時のノイズを低減することができる。

【0069】以上のように、図2で説明した駆動シーケンスを実施した場合でも、図1で説明した駆動シーケンスの場合とその効果は変わりない。また、本駆動シーケンスを実現するための回路および制御方法に関しても、走査パルスの発生を制御して表示領域毎の走査を制御するという点では、基本的に図1の実施形態と同様であるため、説明は割愛する。

【0070】なお、上記の実施形態においては、説明を容易にするため、基準となるサブフィールド数を4としたが、この限りではなく、任意の数でよい。また、サブフィールドの輝度の重みづけや表示順に関しても任意の順番でよい。表示領域により、サブフィールド数を変える場合の、それぞれの領域へのサブフィールド割当数、割当順等も任意に選択してよい。

#### 【0071】

【発明の効果】本発明によれば、時分割駆動法による階調制御を行うディスプレイ装置において、画面上のウインドウに自然画（動画、静止画を問わず）を取り込むような使い方をする場合、例えば、SVGA(800×600ドット)、XGA(1024×768ドット)、SXGA(1280×1024)等の高解像度画面上にT

V、フォトCD等の自然画表示等を行った時、十分な輝度、あるいは色数を表現でき、自然な表示表示画像を提供することができる。

【図面の簡単な説明】

【図1】本発明によるディスプレイ装置の駆動シーケンスを表す図である。

【図2】本発明によるディスプレイ装置の駆動シーケンスを表す図である。

【図3】本発明によるディスプレイ装置の信号処理回路を表す図である。

【図4】本発明により制御する走査パルス発生回路の一例を表す図である。

【図5】本発明による走査パルス発生回路制御方法の一例を表す図である。

【図6】本発明による実施形態が適用される場合のディスプレイの表示画面の一例を表す図である。

【図7】従来のDC型プラズマディスプレイ装置の駆動波形の一例を表す図である。

【図8】従来のDC型プラズマディスプレイ装置の駆動シーケンスの一例を表す図である。

【図9】従来のAC型プラズマディスプレイ装置の駆動波形の一例を表す図である。


【図10】従来のAC型プラズマディスプレイ装置の駆動シーケンスの一例を表す図である。

【図11】従来のDC型プラズマディスプレイ装置の概要を表すブロック図を表す図である。

【図12】従来のAC型プラズマディスプレイ装置の概\*


【図7】

【図7】



【図8】

【図8】



\* 要を表すブロック図を表す図である。

【符号の説明】

10 DC型プラズマディスプレイ装置

11, 21 表示パネル

12, 22 アドレスパルス出力回路

13, 23 走査・維持パルス出力回路

14, 24 信号処理回路

15, 26 アドレス電極

16, 27 走査電極

10 20 AC型プラズマディスプレイ装置

30 DC型プラズマディスプレイの駆動波形

40 時分割駆動法による駆動シーケンス

41, 61 走査期間

42, 62 維持期間

50 AC型プラズマディスプレイの駆動波形

60 時分割駆動法による駆動シーケンス

111~116, 121~125, 131~134, 1

41~146 走査期間

110, 210 表示階調を増やした場合の駆動シーケンス

120, 220 画面位置によって異なる階調で表示した場合の駆動シーケンス


130, 230 維持期間を増やした場合の駆動シーケンス

140, 240 上位ビットを分割して配置した場合の駆動シーケンス


【図1】

【図1】


(a) 表示階層を増やした場合の駆動シーケンス110




(b) 画面位置によって異なる階層で表示した場合の駆動シーケンス120



(c) 維持期間を増やした場合の駆動シーケンス130




(d) 上位ビットを分割して配置した場合の駆動シーケンス140




【図2】

【図2】


(a) 表示階調を増やした場合の駆動シーケンス210




(b) 画面位置によって異なる階調で表示した場合駆動シーケンス220



(c) 維持期間を増やした場合の駆動シーケンス230




(d) 上位ビットを分割して配番した場合のシーケンス240



【図3】


【図3】



信号処理回路ブロック図


【図4】

[図4]




【図5】

【図5】




【図6】

【図6】




【図9】

【図9】




【図11】

【図11】




【図10】

【図10】



【図12】

【図12】



## フロントページの続き

(72)発明者 野口 泰司  
東京都千代田区神田駿河台四丁目6番地  
株式会社日立製作所家電・情報メディア事  
業部内

(72)発明者 熊倉 健  
東京都千代田区神田駿河台四丁目6番地  
株式会社日立製作所家電・情報メディア事  
業部内

(72)発明者 石垣 正治  
東京都千代田区神田駿河台四丁目6番地  
株式会社日立製作所家電・情報メディア事  
業部内